CPU 设计与相关硬件技术的发展趋势探讨

闫一飞

计算机科学与技术 230306，202312420

摘要 随着云计算、大数据和人工智能应用的快速发展，CPU 设计正朝着高性能、低功耗和异构协同的方向演进。多核处理器已成为主流，异构计算模式使得同一系统可处理更多元化的任务。与此同时，存算协同技术突破了冯·诺依曼架构的瓶颈，通过“以存提算”等提高算力效率。本文综述了 CPU 技术的演进路线、多核异构架构、AI 加速硬件和存储协同技术，结合典型案例进行讨论。

关键词:CPU 设计；多核异构；AI 加速；存算协同；先进封装

Abstract: With the growth of cloud computing, big data and AI, CPU design is evolving toward high performance, low power and heterogeneous collaboration. Multi-core processors dominate designs, and heterogeneous computing (combining different CPU cores with GPUs, NPUs, etc.) enables a single system to handle diverse workloads. Meanwhile, compute-in-memory and storage-compute synergy technologies break the von Neumann bottleneck by processing data in place. This paper reviews CPU architecture evolution, multicore heterogeneous computing, AI acceleration hardware and compute-storage co-design, analyzes representative implementations, and forecasts future trends.

Keywords:CPU design; multi-core heterogeneity; AI acceleration; compute-in-memory; advanced packaging

1. 引言

CPU 作为计算机系统的核心，其设计需求随着应用场景和性能要求不断变化【2】。过去对 CPU 的讨论常围绕不同指令集架构（如 x86、ARM、RISC-V 等）的对比；如今在一个系统中同时使用多种 CPU 架构已成为常见做法，以适应不同负载的需求【2】。各架构在软件生态、复杂度、功耗和成本上各有优势，结合多架构与加速器（如 DSP、GPU、NPU、FPGA）协同工作已成为新趋势【2】。人工智能的兴起对算力提出了指数级增长的需求，从云端到边缘都需要更加高效和灵活的计算方案。与此同时，传统摩尔定律推进的性能增长逐渐接近极限，先进封装和存算协同等新技术成为突破瓶颈的关键。本文从架构演进、多核异构、AI 加速、存储协同等方面探讨 CPU 设计与相关硬件技术的发展趋势。

2. 技术演进

传统 CPU 指令集可分为复杂指令集（CISC）和精简指令集（RISC）两大类。CISC（以 x86 架构为代表）通过单条指令完成复杂操作，在通用桌面及服务器中表现出色；RISC（如 ARM、MIPS、RISC-V 等）指令简洁、高效，适用于低功耗或专用场景【1】。随着计算需求增长，新一代处理器通常在现有指令集上做增量扩展，而非完全替换【1】。例如，现代 CPU 往往支持丰富的指令集扩展以提升性能和功能。

目前 x86 架构仍主导 PC 与服务器市场，具有成熟的软件生态和兼容性优势；ARM 架构凭借低功耗和高度集成，在移动端、嵌入式和越来越多的服务器领域得到广泛应用【2】。根据统计，2024 年全球出货的 x86

处理器约为 2.5 亿~3 亿颗，而 ARM 处理器出货量估计高达数百亿颗，在云计算和数据中心中的份额持续提升【2】。开源架构 RISC-V 因其高度可定制化而快速崛起，但目前主要集中在嵌入式和加速器领域，软件生态尚在完善中【2】。此外，也有 SPARC、Power 等架构在特定高性能或航天应用中继续使用，但多架构并存的趋势日益显著。

在微架构层面，为了突破单核频率和指令级并行极限，业界长期采用流水线、超标量、分支预测、乱序执行、超线程等技术来提高单核性能。近年来摩尔定律和 Dennard 定律的减缓使得在有限功耗内进一步提高性能更依赖于并行化设计。结果是，多核 CPU 成为主流，通过增加核心数来提升吞吐能力，同时结合异构专用核对不同计算任务进行加速。

3. 多核异构

多核异构是当前 CPU 设计的重要方向。在单芯片或系统层面集成多种类型的核心可以同时满足通用计算与特定加速的需求【2】。以往一个 SoC 内只使用单一 CPU 架构的做法正在被打破，各大厂商纷纷在同一系统中混合使用不同架构和加速器。例如，许多 x86 服务器 SoC 额外集成了基于 RISC 的安全核、电源管理核或 AI 核【2】。ARM 架构的 SoC 通常内置多个高性能 CPU 核、GPU 图形核以及专用 AI 加速器（NPU），构成全功能的异构计算平台。此外，还出现了同时集成多种 ISA 架构的设计，如 Synaptics L2600 边缘 AI SoC 采用主 CPU 为 ARM 核心，同时集成 Google 的 RISC-V NPU，用于图像和 AI 推理【2】。这样设计的优势在于利用现成的 Linux 生态跑通用计算，同时通过开源 RISC-V 架构应对多样化 AI 工作负载。

总体来看，没有哪种单一架构能够满足所有场景的需求。多架构异构系统让设计者可以根据任务特性选择最合适的核心类型，提高整体能效比【2】。在 AI 时代，这种异构协同的趋势更为明显，各大处理器厂商也纷纷推出异构产品：AMD 和英特尔开发了不同性能等级的 x86 核心组合；ARM 推出预验证计算子系统，并鼓励生态伙伴使用定制版 ARM CPU 和 GPU 构建复杂芯片；RISC-V 阵营加速构建软硬件生态，以支持从控制器到 AI 加速器的多样化用途【2】。可以预见，未来 CPU 设计将进一步强调多核异构，利用芯片级和系统级的协同来提高性能和功耗效率。

4. AI 加速

人工智能工作负载对计算性能和能效提出了新挑战，推动 CPU 向集成 AI 加速器方向发展。当前，部分通用处理器已经开始集成针对 AI 推理的专用单元。例如，现代 CPU 常配备神经网络处理单元（NPU），可与片上 GPU 协同执行深度学习推理任务【3】。这些专用硬件擅长矩阵运算，可以显著加速神经网络在推理阶段的执行。

以英特尔为例，其第四代和第五代至强可扩展处理器内置了 Advanced Matrix Extensions（AMX）矩阵乘法加速单元以及深度学习加速指令（DL-Boost）。这使得新一代 Xeon 处理器在 AI 推理性能上相比上一代提升了数十倍【6】。例如，第五代至强 CPU 在内置 AI 加速的支持下，可在不使用外部加速卡的情况下处理 70 亿参数的模型推理，并实现低于 100 毫秒的响应延迟【6】。类似地，许多面向智能手机和边缘设备的 SoC 也集成了高效的 NPU，以提升语音识别、图像处理等 AI 任务的性能。

此外，软件框架和库（如 TensorFlow、PyTorch、OpenVINO 等）也在持续优化，对 CPU 的向量指令集和加速硬件提供支持，使得开发者能够在 CPU 平台上实现高效的 AI 计算。因此，CPU 与加速器的协同设计成为 AI 计算系统的重要组成部分。未来我们将看到更多“CPU+AI 单元”的一体化设计，以及针对 AI 工作负载的微架构创新。

5. 存储协同

在传统冯·诺依曼架构中，存储器和计算单元分离，频繁的数据搬运成为性能和能

效的瓶颈。存算一体化（Compute-in-Memory）技术旨在将计算能力嵌入存储器内部或紧邻存储器，从而减少数据传输开销【4】。通过在存储单元内部直接进行数据处理，存算一体化打破了“内存墙”，能够将运算效率提高数百乃至上千倍，同时将能耗降低到原先的十分之一甚至更低【4】。这一技术特别适用于大规模并行数据处理场景，如神经网络的矩阵运算等。

另一方面，“存算协同”理念提出通过分级智能存储系统来缓解数据移动瓶颈。高带宽存储（如 SSD、NVM 等）可搭载部分计算逻辑，实现“以存提算”和“以存代算”的模式【5】。比如将简单的预处理或部分推理任务下放到存储端，减少主算力系统的数据读取量，就能提升整体效率。在 AI 大模型训练和推理场景中，这种存算协同可显著提高 GPU 等主处理器的利用率，降低算力成本【5】。当前业界已有多种存算协同的探索，如使用存储侧加速卡、可计算固态驱动器（CSD）和带计算功能的内存芯片等。随着大数据应用对 I/O 性能要求的提升，存算协同将成为关键研究方向。

6. 典型案例

- **边缘 AI SoC：** Synaptics L2600 处理器集成了以 ARM 核心为主的通用处理单元和一个基于 RISC-V 的 NPU，用于本地 AI 推理【2】。该设计展示了在同一芯片内采用异构 CPU 和加速器的策略，兼顾了通用计算和专用 AI 运算。
- **通用 CPU 集成加速：** 现代服务器 CPU（如英特尔至强系列）往往内置矩阵乘法单元和深度学习指令，以加速 AI 推理【6】。例如使用 AMX 技术的新一代 Xeon 在 AI 推理性能上相比前代有显著提升，为云端大模型推理提供了更低延时的解决方案。
- **国产 CPU 平台：** 国内代表性的 CPU 芯片如兆芯和飞腾也体现了多核设计趋势。兆芯通过获得海外厂商的 x86 架构授权，设计生产了多核 x86 兼容处理器【7】；飞腾长期采用 ARM 架构设计 64 核高性能 CPU，覆盖服务器、桌面和嵌入式领域【7】。这些案例说明在不同生态下，多核技术和国产化设计正在并行推进，以满足本土化和多样化需求。

7. 趋势预测

展望未来，CPU 及相关硬件技术的发展将呈现以下趋势：首先，多核和异构架构将进一步深化。随着 AI 与高性能计算需求不断增长，单一架构已难满足多样化负载要求，异构芯片（CPU+GPU+NPU 等）和多架构协同设计将越来越普遍【2】【8】。其次，AI 加速技术将持续集成化。CPU 与 AI 专用单元的界限将更模糊，异构计算单元之间的协同与编程模型将趋于统一，以支持从云端到端侧的端到端 AI 应用。

另外，先进封装技术将成为提升性能密度的关键手段。随着工艺制程接近极限，通过 2.5D/3D 芯片堆叠和 Chiplet 模块化组装来集成更多核和更多 I/O 通道已成为趋势【8】。如 Intel 的 EMIB、2.5D 硅中介层技术以及 3D 堆叠封装，都正被用于连接多块芯片，以缩短通信距离并提高带宽【8】。芯片设计将更多依赖这种先进封装来提升算力，同时降低成本和功耗。

最后，能效和安全也是未来关注重点。在 AI 和数据中心背景下，单位能耗的算力（算力密度）将更加重要。同时，硬件安全（如可信执行环境和加密加速）将集成到 CPU 微架构中，以应对不断升级的安全威胁。总体而言，未来 CPU 设计将是异构、多层次协同的体系，融合存储、加速和网络技术，以支撑智能时代的新一轮计算需求【8】。

8. 结论

CPU 设计和相关硬件技术正迎来新的发展浪潮。硬件架构从早期单一指令集、单核设计，演进到如今的多核、多架构、硬件加速和存算协同。多核异构架构使不同类型的计算单元得以协同工作，大幅提高系统的整体性能和能效。AI 加速器的集成则使 CPU 能够应对日益增长的人工智能计算需求。存储与计算的协同设计突破了传统架构的瓶

颈，极大地提升了大数据场景下的计算效率。展望未来，CPU 技术将继续沿着异构集成、先进封装和能效优化的方向演进，支撑各类新兴应用的发展。通过对当前发展趋势和典型案例的分析，可以预见，融合多种技术和协同优化的 CPU 平台将是未来计算系统的主流。

参考文献

[1] 智能计算芯世界, 《2024-2026 信创六大 CPU 架构发展洞察》，电子工程专辑, 2025 年.

[2] 至顶头条, 《异构 CPU 时代来临：多架构协同成为计算新趋势》，澎湃新闻, 2025 年.

[3] 英特尔中国官方网站, 《CPU 与 GPU 对比：满足您的计算需求的强大选项》, 2024 年.

[4] 一臻数据, 《数据架构新篇章：存算一体与存算分离的协同演进》，腾讯云开发者社区, 2024 年.

[5] 中科曙光公司,《曙光算力产业峰会——AI 赋能与算力协同》，曙光新闻, 2025 年.

[6] 金磊、梦晨, 《拿 CPU 搞 AI 推理，谁给你的底气？》，英特尔中文技术博客, 2024 年.

[7] 电子工程专辑, 《六大国产 CPU，都发展的怎么样了？》，2023 年.

[8] 李淑莲, 《AI 应用拉抬先进封装需求水涨船高》，北美智权报, 2025 年.